按两引脚之间的间距分:普通标准型塑料封装,双列、单列直插式一般多为2.54±0.25 mm,其次有2mm(多见于单列直插式)、1.778±0.25mm(多见于缩型双列直插式)、1.5±0.25mm,或1.27±0.25mm(多见于单列附散热片或单列V型)、1.27±0.25mm(多见于双列扁平封装)、1±0.15mm(多见于双列或四列扁平封装)、0.8±0.05~0.15mm(多见于四列扁平封装)、0.65±0.03mm(多见于四列扁平封装).
按双列直插式两列引脚之间的宽度分:一般有7.4~7.62mm、10.16mm、12.7mm、15.24mm等数种.
按双列扁平封装两列之间的宽度分(包括引线长度):一般有6~6.5±mm、7.6mm、10.5~10.65mm等.
按四列扁平封装40引脚以上的长×宽一般有:10×10mm(不计引线长度)、13.6×13.6±0.4mm(包括引线长度)、20.6×20.6±0.4mm(包括引线长度)、8.45×8.45±0.5mm(不计引线长度)、14×14±0.15mm(不计引线长度)等.
随机存取存储器(random access memory)是最常见类型的集成电路,所以密度的设备是存储器,但即使是微处理器上也有存储器。尽管结构非常复杂-几十年来芯片宽度一直减少-但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层,因为他们太大了。高频光子(通常是紫外线)被用来创造每层的图案。因为每个特征都非常小,对于一个正在调试制造过程的过程工程师来说,电子显微镜是必要工具。 在使用自动测试设备(ATE)包装前,每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块,每个被称为“die”。每个好的die 被焊在“pads”上的铝线或金线,连接到封装内,pads通常在die的边上。封装之后,设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25%,但是对于低产出,大型和/或高成本的设备,可以忽略不计。 在2005年,一个制造厂(通常称为半导体工厂,常简称fab,指fabrication facility)建设费用要超过10亿美金,因为大部分操作是自动化的。[3]
使用单晶硅晶圆(或III-V族,如砷化镓)用作基层。然后使用微影、扩散、CMP等技术制成MOSFET或BJT等组件,然后利用微影、薄膜、和CMP技术制成导线,如此便完成芯片制作。因产品性能需求及成本考量,导线可分为铝制程和铜制程。 IC 由很多重叠的层组成,每层由图像技术定义,通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层(成为扩散层),一些定义哪里额外的离子灌输(灌输层),一些定义导体(多晶硅或金属层),一些定义传导层之间的连接(过孔或接触层)。所有的组件由这些层的特定组合构成。 在一个自排列(CMOS)过程中,所有门层(多晶硅或金属)穿过扩散层的地方形成晶体管。 电阻结构,电阻结构的长宽比,结合表面电阻系数,决定电阻。 电容结构,由于尺寸限制,在IC上只能产生很小的电容。 更为少见的电感结构,可以制作芯片载电感或由回旋器模拟。 因为CMOS设备只引导电流在逻辑门之间转换,CMOS设备比双级组件消耗的电流少很多。 电子封装系统地介绍了电子产品的主要制造技术。内容包括电子制造技术概述、集成电路基础、集成电路制造技术、元器件封装工艺流程、元器件封装形式及材料、光电器件制造...