SST25VF040B-80-4I-SAE存储器

产品参数：

 　  存储器类型 SPI Flash                     频率 80MHZ
　　工作电压 2.7~3.6V                       封装-箱体 14700
　　封装 SOIC8                                 存储容量 4M（512Kx8）
　　最小温度范围 -40℃                      工作温度 +85℃

1.按存储介质分类
　　半导体存储器（1）半导体存储器用半导体器件组成的存储器称为半导体存储器；特点：集成度高、容量大、体积小、存取速度快、功耗低、价格便宜、维护简单。主要分两大类：双极型存储器：TTL型和ECL型。金属氧化物半导体存储器（简称MOS存储器）：静态MOS存储器和动态MOS存储器。
　　（2）磁表面存储器用磁性材料做成的存储器称为磁表面存储器，简称磁存储器。它包括磁盘存储器、磁带存储器等。特点：体积大、生产自动化程度低、存取速度慢，但存储容量比半导体存储器大得多且不易丢失。
　　（3）激光存储器信息以刻痕的形式保存在盘面上，用激光束照射盘面，靠盘面的不同反射率来读出信息。光盘可分为只读型光盘（CD-ROM）、只写一次型光盘（WORM）和磁光盘（MOD）三种。
　　

2.按存取方式分类
　　（1）随机存储器（RAM）：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器（RAM）。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。
　　（2）串行访问存储器（SAS）：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器（SAM）和直接存取存储器（DAM）。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入（或读出）；直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。
　　（3）只读存储器（ROM）：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM（MROM），可擦除可编程ROM（EPROM），电可擦除可编程ROM（EEPROM）。ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。
　　

3.按信息的可保存性分类
　　非记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM.
　　性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM.
　　

4.按在计算机系统中的作用分
　　根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

 影响有效数据速率的参数

　　有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时（tRCD）引发系统结构中的大部分延迟问题。
　　总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%.在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%.表1显示出针几种高性能存储器技术类似的计算结果。
　　显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库（bank）冲突会降低有效带宽，对性能产生负面影响。
　　DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间（tRC）结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
　　大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。