让卖家找上门
发布询价>>
您所在的位置:仪器仪表网> 电子元器件>逻辑分析仪Acute总线-JTAG

逻辑分析仪Acute总线-JTAG

价 格: 面议
型号/规格:TL2X36
品牌/商标:ACUTE

JTAG

1.1       缘由

JTAG(Joint Test Action Group)是一种国际标准测试协议(IEEE 1149.1),主要用于芯片内部测试,现在多数的组件都支持JTAG协议,如DSPFPGA等。标准的JTAG总共包括五个信号接口:TCKTMSTDITDOTRST。其中四个是输入信号接口和另外一个是输出信号接口。JTAG最初是用来对芯片进行测试的,基本原理是在组件内部定义一个TAP(Test Access Port),通过专用的JTAG测试工具对内部节点进行测试。

 

1.2       JTAG参数设置

 

(1)        参数设置

参数设置可区分为3个页面(通道、设置及报告)来进行定义。

a.    通道

指定逻辑分析仪与待测物相接之Channel编号。TReset pin可由使用者决定要不要使用,若您将会使用解释指令功能的话,那系统就会根据您所选定的指令数据来决定要不要使用TReset pin

b.   设置

 

·     选择显示测试数据(Test data)

使用者可选择当TAP state的状态为Shift-IRShift-DR。将会以16进制显示TDITDO的数据。

·     测试数据(Test data)位方向

JTAG在数据传输时,数据长度可能不定。因此,使用者可指定解释TDI/TDO时,数据是LSB FirstMSB First

·     解释指令

若您打开解释指令功能,将可以看到一个指令列表。JTAG protocol分析将会在Update-IR时,将指令寄存器(Instruction register)的内容之指令显示出来。用户可选择编辑…”功能,使用编辑器自行添加修改指令列表文件(JtagInst.txt)。修改完成后,再按一次刷新,就可以更新指令列表。

·     Acute Jtag Instruction table(JtagInst.txt)

此文档由Jtag DLL主动提供,使用者可根据自己的需求重新编辑此档。本公司亦支持BSDL格式,您可直接将BSDL file加入,可省去编辑指令数据的时间,详细说明请看本单元附录Acute Jtag Instruction table语法说明。

c.    报告

 

当分析报告在显示时,常常有很多状态是不需要一直查看的,传统的报告窗口都是把所有的项目都显示出来,看来丰富,却占去画面篇幅并使检视报告变得很辛苦。因此,您可以启用报告过滤功能,只要任何项目不勾选,就不会显示于报告窗口内。

(2)        波形颜色

设置每个TAP state的颜色。

(3)        范围选择

选择分析的范围,从起始位置到结束位置之间作分析。

 

1.3       分析结果

(1)        Altera EPM3256AT144 Programming信号解析示意图

 

(2)        ARM7 Read IDCODE Jtag信号解析示意图

 

 

1.4       附录

Acute Jtag Instruction table语法说明(JtagInst.txt)

(1)        本文档所使用的数字,皆为16进制表示。

(2)        ##:双井字号即为批注。

(3)        #ID:指令列表编号,范围是00-FF。建立时必须循序建立,若有跳号不连续即视为结束。

(4)        #NAME:本指令集名称,此名称将会显示于设置画面之指令列表上,最长为32 bytes

(5)        #LENGTH:指令长度,填入指令长度,以bit为单位。

(6)        #CAPTURE:指令Capture码,此数值将会于Capture-IR时,填入指令缓存器(Instruction register)

(7)        #INST:指令表,个参数是指令码,第二个参数是指令名称,最长为32 bytes。当#INST:后面没有参数时,就表示指令结束。

(8)        #TRST:设置是否需要TReset信号,如果需要就输入1。不需要的话填0或不填都可以。

(9)        #BSDL:导入BSDL file,填写BSDL file完整路径即可。BSDL file解析的项目,与上述1-6一样。

         

范例:#ID:00

#NAME:ARM7-ARM9

#LENGTH:4

#CAPTURE:1

#INST:0, EXTEST

#INST:2, SCAN_N

#INST:3, SAMPLE/PRELOAD

#INST:4, RESTART

#INST:5, CLAMP

#INST:7, HIGHZ

#INST:9, CLAMPZ

#INST:C, INTEST

#INST:E, IDCODE

#INST:F, BYPASS

#INST:

#ID:01

#BSDL:C:\3256at144_1532.bsd

 

重庆艾辑电子科技有限公司
公司信息未核实
  • 所属城市:重庆 重庆市
  • [联系时请说明来自维库仪器仪表网]
  • 联系人: 宫先生
  • 电话:023-67684718
  • 传真:023-67684710
  • 手机:13648387477
  • QQ :
公司相关产品

逻辑分析仪Acute总线-IDE

信息内容:

IDE 1.1 缘由 IDE(Integrated Device Electronics)整合式磁盘电子接口,简称IDE,是一种使用于电脑用硬盘机(hard disks),固态硬盘(solid-state drives),光驱(CD-ROM) 等等之标准传输接口。IDE最早由美国Western Digital公司使用此名称来进行其硬盘销售业务。其正式的规格名称是ATA/ATAPI(Advanced Technology Attachment/AT Attachment Packet Interface)接口。由于硬盘的容量增加,传输速度提升需求及各种存储装置不断推陈出新,使ATA规格持续增订。在1998年,ATA-4增加了ATAPI规格,使ATA可以连结光驱及其它存储媒体。在2003年,发表了SATA(Serial ATA)规格,使原来的并列ATA追溯更名为PATA(Parallel ATA)以资区别。 分析 IDE,因为是并列传输,需使用较多的通道,因此我们须将其分为三个类型。 · 一般通道(11 pin) 其信号为DASP-、DIOR-:HDMARDY-:HSTROBE、DIOW-:STOP、DMACK-、DMARQ、INTRQ、IORDY:DDMARDY-:DSTROBE、PDIAG-:CBLID-、RESET-、CSEL及IOCS16-。 · 缓存器通道(5 pin) 其信号为CS(0:1)-及DA(2:0)。 · 数据通道(16 pin) 其信号为DD(15:0)。 我们建议IDE bus与逻辑分析仪之接线图如下: IDE Pin No. IDE...

详细内容>>

逻辑分析仪acute支持总线Microwire

信息内容:

Microwire 1.1 缘由 由美国国家半导体(National Semiconductor)所开发出的一种串行信号格式,硬件架构以及信号运作方式均与SPI(Serial Peripheral Interface)相同。在线路架构上,有装置选择线(CS(Chip Select))、频率线(SK(Serial Clock))及数据输入输出线(DI(Data Input)/DO(Data Output))等。 1.2 Microwire参数设置 (1) 参数设置 a. 通道设置 · Chip Select Channel (CS) Microwire数据传输之 CS。 · Clock Channel (CLK) Microwire数据传输之 Clock。 · Data In Channel (DI) Microwire 数据传输之 Data In。 · Data Out Channel (DO) Microwire 数据传输之 Data Out。 b. 参数设置 · Chip Select 决定片选信号为低电压或高电压。 · Clock Edge 决定读取数据的方式,分上升沿或下降沿。 c. EEPROMs 选择所使用的EEPROM。 d. 报告窗口设置 设置报告窗口数据栏位显示。 (2) 波形颜色 可设置Frame内每个Field之标记颜色。 (3) 分析范围 选择分析的范围,从起始位置到结束位置之间作分析。起始位置我们选择缓存区开头,结束...

详细内容>>

相关产品