整体规格

触发方式

Pattern/Edge/Wide

连接界面

USB 2.0(1.1)

预先触发

Yes

操作系统

Win98SE/ME/2000/XP/Vista

延后触发

Yes

电源

AC100~240V,50~60Hz

触发阶层

9 阶

量测通道

64

多次触发

1~65535

记忆容量

16MBits

触发分页

1~8192页

记忆深度

256KBits

限定子通道

Yes

内部取样频率

200MHz/400MHz

限定子方式

Yes

外部取样频率

Max 150MHz

限定子延迟

Yes

触发通道

64通道

数据压缩比

1~2^31

电气规格

项目

Min

Type

Max

工作电压

DC5V

电流消耗(闲置状态)

200mA

电流消耗(工作状态)

400mA

功率消耗(闲置状态)

1W

功率消耗(工作状态)

2W

相位误差

? 1.5 nS

输入电压

? DC 30 V

触发准位

DC-6V

DC 6V

输入阻抗

/10pFW500K

工作温度

5癈

70癈

存放温度

-40癈

80癈

特殊功能介绍

1.具有外部按钮执行逻辑分析仪取样功能

在LAP-B(70256) 逻辑分析仪的硬件上，有一个START的按钮，当逻辑分析仪软件在开启的状态 ，可利用此按钮来让逻辑分析仪执行取样的动作。此按钮能让您更快速的操作逻辑分析仪取得被测物的资料。

2.压缩技术

孕龙LAP-B(70256)逻辑分析仪加入了波形压缩的专利技术，压缩顾名思义可以了解是将被测物的讯号做实时且不损失数据的压缩，压缩的目的是将有限的记忆空间透过压缩的技术得到比实际硬件记忆容量还大的数据，压缩技术的加入可让您获得更多的取样数据，数据的分辨率更高且不失宝贵的记忆空间。
LAP-B(70256)的压缩率达 倍，当记忆容量选择在256K时，可撷取的资料量达128K x 2^31Bits(Per Channel) ，当然压缩率会随着被分析的数据内容而定。

3.Enable (限定子)

孕龙LAP-B(70256)逻辑分析仪加入了波形限定的技术，Enable(限定子)的功能是将输入的被测信号，利用一可设定的信道信号的判断电路，来过滤掉不需要的信号，可达到充分利用内存存放有价值的被测信号。
当输入的各个信道的信号组合符合我们所设定限定子Enable 的数据组合时，此段的数据是可以让逻辑分析仪取样并存入内存中，待存放结束后再传回计算机中的逻辑分析仪软件作显示，而当输入的各个信道的信号组合不符合我们所设定限定子Enable 的数据组合时此段的数据是不会让逻辑分析仪取样并且不会存入内存中，当逻辑分析仪存放结束后A传回计算机中的逻辑分析仪软件作显示，显示的数据中是不会包含此段的资料。

4.Enable Delay(限定子延迟)

孕龙LAP-B(70256)逻辑分析仪加入了波形限定延迟的专利技术，Enable Delay 是将Enable的效果予以延长或缩短时间，利用Enable Delay 的设定值可以将原来Enable 的设定的区域予以变换为Enable 的反向区域，或是将Enable 的区域缩短或延长，或是反向的区域缩短或延长。

5.Trigger Page(分页技术)

孕龙LAP-B(70256)逻辑分析仪加入了Trigger 分页的专利技术，Trigger Page 简短的说明就是将您的数据分页。
以目前所选择的内存长度为一页，触发点的所在页即为页，分析完页的数据后，只要被测物的数据每一次都是相同的，且触发状态的设定不变，就可以将Trigger Page设为2再重新启动逻辑分析仪，待逻辑分析仪停止撷取数据且完成显示时，波形显示区内的内容即为第二页的数据，第二页的数据就是紧接着页后的数据。

6.Trigger Count(触发次数计算)

孕龙LAP-B(70256)逻辑分析仪加入了Trigger Count的技术，Trigger Count的功能是将有一个以上符合触发值的被测信号，您可以决定您的触发点是要在第几个符合触发设定的点作触发，次碰到触发的设定状态时就触发时，这个Trigger Count就要设定为1(预设)，第二次碰到触发的设定状态时才触发时，这个Trigger Count就要设定为2，以此类推Trigger Count 可设至65535次。一个 pod 是逻辑分析仪的连接量测通道的收集端点。

7.真实时间触发

孕龙LAP-B(70256)逻辑分析仪的触发判断使用1个Clock就可判断出

Rising Edge：前一个Clock是Low，这一个Clock 是High

Falling Edge：前一个Clock是High，这一个Clock是Low

Rising Edge or Falling Edge：前一个Clock是Low，这一个Clock是High (Rising Edge )，或是前一个Clock是High，这一个Clock是Low(Falling Edge)，这二种状态的其中一种都符合这个Trigger的设定。

High Level：当其它的量测通道的Trigger有设定Rising Edge、Falling Edg或是Rising or Falling Edge 时必须要维持 二个Clock的取样，都是High 才是符合High Level，然而其它量测通道的Trigger没有设定Rising Edge、Falling Edge或 Rising or Falling Edge 时只要一个Clock取样为High时这个信道的信号就符合Trigger 的这个通道的设定。

Low Level ：当其它的量测通道的Trigger有设定Rising Edge 、 Falling Edg或是Rising or Falling Edge时必须要维持二个Clock的取样都是High 才是符合Low Level，然而其它量测通道的Trigger没有 设定Rising Edge、 Falling Edge或 Rising or Falling Edge 时只要一个Clock取样为Low时这个信道的信号就符合Trigger的这个通道的设定。

High Level or Low Level ：让Trigger 能够找到瞬间出现的波形信号，这个波形可能是系统上的问题，藉由LAP-32128U-A可帮助您抓到问题的所在。逻辑分析仪的一个量测信道是一根输入逻辑分析仪的信号连接线。每一个量测通道负责连接到被测装置的一个引脚进行量测，每个量测通道被用于从被测物采集信号的信道.