产品特点：
NIOS II EP2C35门级FPGA开发系统是深圳市启点时代科技有限公司针对NIOS II嵌入式软核、算法研究、IP验证、电子竞赛、FPGA教学和开发设计的开发系统，芯片具有门级的逻辑容量，容纳五个FAST NIOS软核，开发板分为板和底板设计，板配备了两片大容量SARM芯片，容量为2*256K*16Bit，SRAM可升级至2*512K*16Bit，大容量64 Flash（32M*16Bit），大容量64 SDRAM，16配置芯片EPCS16，应对NIOS系统所需的存储要求，板和底板可以分离，板可以运行，板与底板接口采用镀金欧式2.54mm间距接口，坚固耐用，配套底板设计了大量实验资源，对于实验验证和开发测试都有用，配合丰富的实验例程和详细的实验指导，用户可以在尽可能短的时间内掌握基本的CPLD和FPGA设计方法和思路，配套实验均提供源代码和工程文件，用户可以直接使用该代码或者修改后用于自己的设计开发中。
底板的器件均分配了的IO，不存在IO复用，用户可以同时使用底板的资源，提供完整的NIOS配置及源代码！
两片SRAM采用的地址和数据总线，可以根据需要组成32位数据带宽，方便算法验证，便于灵活应用扩展和系统订制！
板采用6层板布线，PCB大厂生产，运行稳定！
NIOS II EP2C35开发板标配U线！点击可以查看U线的相关信息。
针对CPLD/FPGA入门较难的特点，实验代码在设计上由浅入深，从基本的基础逻辑门开始，尽量避免一开始就罗列一堆代码，代码设计注重思路与基础，每个实验源码均有功能说明、管脚分配和验证说明，部分综合性实验例程有设计思路分析。
芯片主要参数：等效逻辑门数：约100万门级；LE：33216；M4K RAM：105；18*18 multipliers：35；用户I/O：322；Total RAM bits：483840；PLL：4个
与EDA-D V1.2底板配套使用图示
硬件资源：
1、主芯片Altera Cyclone II系列之EP2C35F484，SRAM芯片为两片IS61LV25616（256K*16Bit），可以根据需要升级至两片IS61LV51216（512K*16Bit）
2、FPGA配置芯片：EPCS16，容量16
3、64M Flash，16位数据宽度，容量为：32M*16Bit
4、64M SDRAM，2片*32，16位数据宽度，即两片anks*4M*16Bit
5、标配一个50MHz有源晶振，预留一个有源晶振位，直接焊接上即可使用
6、提供AS、JTAG两种模式
7、板提供四路LED和一个复位按键
8、16路LED【红黄绿蓝四色】
9、8位数码管
10、板载1602字液晶，液晶对比度可以调节
11、八个拨码开关
12、4*4矩阵按键
13、一个8*8LED点阵
14、八个按键
15、IIC 芯片 24C02【EEPROM】
16、一个蜂鸣器
17、一个RS232串口
18、一个复位按键
19、PS2接口
20、VGA接口
21、内正外负5V电源接口
22、扩展接口
基础实验：
1、基础门电路
2、双向门电路
3、三态门电路
4、组合门电路
5、数据比较器
6、数据分配器
7、数据选择器
8、D触发器
9、计数器
10、优先编码器
11、二进制转化为十进制
12、移位寄存器
13、加
14、减
15、乘
16、除
17、简单状态机
通过这些基础实验可以轻松自行扩展，掌握基本的逻辑设计和验证方法
硬件接口实验：
1、流水灯实验 1.1流水灯实验 1.2花样彩灯控制 1.3板LED实验
2、数码管实验 2.1数码管显示0-7 2.2数码管计数实验
3、LED点阵实验 3.1点阵显示测试 3.2点阵显示数字0-9 3.3点阵显示字母
4、八位按键测试
5、矩阵按键实现
6、拨码开关实验
7、蜂鸣器实验
8、串口通讯实验
9、I2C总线测试
10、PS2接口测试
11、VGA测试
12、LCD显示实验
13、SRAM读写实验
通过这些实验熟悉硬件控制方法，进一步掌握逻辑设计和验证方法
NIOS II EP2C35门级FPGA开发系统是深圳市启点时代科技有限公司针对NIOS II嵌入式软核、算法研究、IP验证、电子竞赛、FPGA教学和开发设计的开发系统，芯片具有门级的逻辑容量，容纳五个FAST NIOS软核，开发板分为板和底板设计，板配备了两片大容量SARM芯片，容量为2*256K*16Bit，SRAM可升级至2*512K*16Bit，大容量64 Flash（32M*16Bit），大容量64 SDRAM，16配置芯片EPCS16，应对NIOS系统所需的存储要求，板和底板可以分离，板可以运行，板与底板接口采用镀金欧式2.54mm间距接口，坚固耐用，配套底板设计了大量实验资源，对于实验验证和开发测试都有用，配合丰富的实验例程和详细的实验指导，用户可以在尽可能短的时间内掌握基本的CPLD和FPGA设计方法和思路，配套实验均提供源代码和工程文件，用户可以直接使用该代码或者修改后用于自己的设计开发中。
底板的器件均分配了的IO，不存在IO复用，用户可以同时使用底板的资源，提供完整的NIOS配置及源代码！
两片SRAM采用的地址和数据总线，可以根据需要组成32位数据带宽，方便算法验证，便于灵活应用扩展和系统订制！
板采用6层板布线，PCB大厂生产，运行稳定！
NIOS II EP2C35开发板标配U线！点击可以查看U线的相关信息。
针对CPLD/FPGA入门较难的特点，实验代码在设计上由浅入深，从基本的基础逻辑门开始，尽量避免一开始就罗列一堆代码，代码设计注重思路与基础，每个实验源码均有功能说明、管脚分配和验证说明，部分综合性实验例程有设计思路分析。
芯片主要参数：等效逻辑门数：约100万门级；LE：33216；M4K RAM：105；18*18 multipliers：35；用户I/O：322；Total RAM bits：483840；PLL：4个
与EDA-D V1.2底板配套使用图示
硬件资源：
1、主芯片Altera Cyclone II系列之EP2C35F484，SRAM芯片为两片IS61LV25616（256K*16Bit），可以根据需要升级至两片IS61LV51216（512K*16Bit）
2、FPGA配置芯片：EPCS16，容量16
3、64M Flash，16位数据宽度，容量为：32M*16Bit
4、64M SDRAM，2片*32，16位数据宽度，即两片anks*4M*16Bit
5、标配一个50MHz有源晶振，预留一个有源晶振位，直接焊接上即可使用
6、提供AS、JTAG两种模式
7、板提供四路LED和一个复位按键
8、16路LED【红黄绿蓝四色】
9、8位数码管
10、板载1602字液晶，液晶对比度可以调节
11、八个拨码开关
12、4*4矩阵按键
13、一个8*8LED点阵
14、八个按键
15、IIC 芯片 24C02【EEPROM】
16、一个蜂鸣器
17、一个RS232串口
18、一个复位按键
19、PS2接口
20、VGA接口
21、内正外负5V电源接口
22、扩展接口
基础实验：
1、基础门电路
2、双向门电路
3、三态门电路
4、组合门电路
5、数据比较器
6、数据分配器
7、数据选择器
8、D触发器
9、计数器
10、优先编码器
11、二进制转化为十进制
12、移位寄存器
13、加
14、减
15、乘
16、除
17、简单状态机
通过这些基础实验可以轻松自行扩展，掌握基本的逻辑设计和验证方法
硬件接口实验：
1、流水灯实验 1.1流水灯实验 1.2花样彩灯控制 1.3板LED实验
2、数码管实验 2.1数码管显示0-7 2.2数码管计数实验
3、LED点阵实验 3.1点阵显示测试 3.2点阵显示数字0-9 3.3点阵显示字母
4、八位按键测试
5、矩阵按键实现
6、拨码开关实验
7、蜂鸣器实验
8、串口通讯实验
9、I2C总线测试
10、PS2接口测试
11、VGA测试
12、LCD显示实验
13、SRAM读写实验
通过这些实验熟悉硬件控制方法，进一步掌握逻辑设计和验证方法
